三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET

7nm工艺的产品已经遍地开花,Intel的10nm处理器也终于在市场登陆,不过,对于晶圆巨头们来说,

7nm工艺的产品已经遍地开花,Intel的10nm处理器也终于在市场登陆,不过,对于晶圆巨头们来说,制程之战却越发胶着。

在日前一场技术交流活动中,三星重新修订了未来节点工艺的细节。

三星称,EUV后,他们将在3nm节点首发GAA MCFET(多桥通道FET)工艺。由于FinFET的限制,预计在5nm节点之后会被取代。

实际上,5nm在三星手中,也仅仅是7nm LPP的改良,可视为导入第二代EUV的一代。7nm LPP向后有三个迭代版本,分别是6nm LPP、5nm LPE和4nm LPE。

相较于年初的路线图,三星6LPP只是简单地引入SDB,从而提供了1.18倍的密度改进。另一个改变是删除4LPP节点,在路线图上只留下4LPE。最后,三星将3 GAAE和3 GAAP更名为3 GAE和3 GAP。

关于工艺核心指标,5nm LPE虽然沿用7nm LPP的晶体管和SRAM,但性能增强了11%,UHD下的密度会接近130 MTr/mm²,终于第一次超过了Intel 10nm和台积电7nm。

在4nm LPE上(2021年推出),三星可以做到137 MTr/mm²的密度,接近台积电5nm。

打开APP阅读更多精彩内容