处理器的小芯片设计因其提供的许多改进和机遇而变得越来越流行。与单片设计相比，由于管芯更小，一些好处包括更低的成本，而从理论上讲可以将尽可能多的小芯片缝合在一起。在ISSCC 2020会议期间，CEA-Leti（法国原子能委员会电子与信息技术实验室）创建了由六个3D堆叠的16核小芯片制成的96核CPU。创建该芯片是为了演示此模块化方法提供的功能以及基于小芯片的CPU设计的功能。

小芯片采用意法半导体（STMicroelectronics）的28 nm FD-SOI制造工艺制造，而位于其下方的有源中介层芯片则采用65 nm工艺制造，用于连接所有组件。六个管芯中的每个管芯都包含基于MIPS指令集架构内核的16个内核。每个小芯片被分为四个4核群集，每个小芯片总共构成16个内核。说到内核本身，它是标量MIPS32v1内核，配备16 KiB的L1指令和L1数据高速缓存。对于L2缓存，每个群集有256 KiB，而L3缓存则为整个群集分为四个1 MiB磁贴。小芯片堆叠在有源插入器的顶部，该插入器连接小芯片并提供外部I / O支持。